Course syllabus

  1. Learning outcome
  2. Course syllabus

010123107-64 การออกแบบลอจิกของระบบดิจิทัล (Logic Design of Digital Systems)

Course Syllabus

Data entry : Dr.Danucha Prasertsom
1. Course number and name

010123107-64 การออกแบบลอจิกของระบบดิจิทัล (Logic Design of Digital Systems)

2. Credits and contact hours

3(3-0-6)

3. Instructor’s or course coordinator’s name

Dr.Danucha Prasertsom

4. Text book, title, author, and year

  1. Enoch O. Hwang. "Digital Logic and Microprocessor Design with VHDL" La Sierra University, 2005
  2. David Money Harris and Sarah L. Harris "Digital Design and Computer Architecture" Second Edition, Morgan Kaufmann is an imprint of Elsevier, 2013
  3. Logic Design of Digital Systems Handout, King Mongkut's University of Technology North Bangkok, P. Danucha

5. Specific course information

  1. brief description of the content of the course (catalog description)
    Boolean algebra; binary numeration system; minimization of Boolean equation; basic logic gate device; combinational circuit; basic sequential circuit; latches and flip-flops; state diagrams and finite state machines; implementation of digital systems and synthesis tools, hardware description language (HDL); introduction to programmable logic devices.
  2. prerequisites or co-requisites
    010123102-64 Programming Fundamentals
  3. indicate whether a required, elective, or selected elective (as per Table 5-1) course in the program
    Required :

6. Specific goals for the course

  1. specific outcomes of instruction (e.g. The student will be able to explain the significance of current research about a particular topic.)
    1. CLO1 The student will understand the number system, basic logic operations, Boolean functions, minimization of Boolean equations, and the description of digital systems using high-level languages such as VHDL.
    2. CLO2 The student will design basic digital combinational logic circuits.
    3. CLO3 The student will design medium complexity digital systems using VHDL.
    4. CLO4 The student will understand how computers operate at their most basic level, including machine language.
  2. explicitly indicate which of the student outcomes listed in Criterion 3 or any other outcomes are addressed by the course.
    ABET Student Outcome (SO) Listed in Criterion 3 Course learning outcome (CLO)
    PO2 : การวิเคราะห์ปัญหาทางวิศวกรรม สามารถระบุปัญหา สืบค้นทางเอกสาร สร้างแบบจำลองรวมตั้งสมการความสัมพันธ์ระหว่างตัวแปรต่าง ๆ เพื่อหาคำตอบ และแก้ไขปัญหาทางวิศวกรรมที่ซับซ้อน จนได้ข้อสรุปเบื้องต้น โดยใช้หลักการและเครื่องมือวิเคราะห์ทางด้านคณิตศาสตร์ วิทยาศาสตร์ และทางด้านวิศวกรรมศาสตร์ ทั้งนี้ ให้คำนึงถึงการพัฒนาที่ยั่งยืนในทุกองค์ประกอบ
    • CLO1 The student will understand the number system, basic logic operations, Boolean functions, minimization of Boolean equations, and the description of digital systems using high-level languages such as VHDL.
    • CLO2 The student will design basic digital combinational logic circuits.
    • CLO3 The student will design medium complexity digital systems using VHDL.
    PO3 : การออกแบบและพัฒนาเพื่อหาคำตอบของปัญหา สามารถหาคำตอบของปัญหาทางวิศวกรรมที่ซับซ้อน และออกแบบระบบงานหรือกระบวนการทางวิศวกรรมตามความต้องการและข้อกำหนดงานโดยคำนึงถึงข้อกำหนดด้านสังคม วัฒนธรรม ความปลอดภัย การอนามัยและสิ่งแวดล้อม มาตรฐานการปฏิบัติวิชาชีพ และการพัฒนาที่ยั่งยืน อาทิ มูลค่าตลอดวัฏจักรชีวิต การปลดปล่อยคาร์บอนสุทธิเป็นศูนย์ และประเด็นทางสิ่งแวดล้อมต่าง ๆ ที่เกี่ยวข้อง
    • CLO2 The student will design basic digital combinational logic circuits.
    • CLO3 The student will design medium complexity digital systems using VHDL.
    PO11 : การเรียนรู้ตลอดชีพ ตระหนักถึงความจำเป็น และมีความสามารถในการเรียนรู้ตลอดชีพและพัฒนาตนเองอย่างต่อเนื่อง อาทิ การเรียนรู้ตลอดชีพและการพัฒนาตนเอง การปรับตัวต่อเทคโนโลยีใหม่ ๆ การคิดวิเคราะห์ที่เกี่ยวข้องกับความเปลี่ยนแปลงของเทคโนโลยี
    • CLO3 The student will design medium complexity digital systems using VHDL.
    • CLO4 The student will understand how computers operate at their most basic level, including machine language.

7. Brief list of topics to be covered
  • Introduction to the Course Contents and Basic Digital Signals.
  • Binary Numeration System, Basic Logic Gates.
  • Combinational Circuits, Boolean Algebra, and Boolean Functions.
  • Continuation of Boolean Algebra and Boolean Functions, Minterms and Maxterms, Standard Boolean Function Forms.
  • Logic Gate Circuit Diagrams, Analysis, and Synthesis of Combinational Circuits.
  • Minimization of Combinational Circuits.
  • Combinational Circuit Synthesis Tools, Programming Language Structures (VHDL), Propagation Time, Other Logic Blocks.
  • Finite-State Machine Model, State Diagrams, Analysis of Sequential Circuits.
  • Introduction to VHDL: Lexicon, Syntax, and Structure; Introduction to VHDL: Sequential Statements.
  • Introduction to VHDL: Concurrent Statements; Standard Sequential Components (e.g., Registers, Counters, Memories).
  • Sequential Blocks (e.g., Instructions, Control, Complete Circuits).
  • Implementation of Digital Systems and Synthesis Tools.
8. Course Assessment
Course assessment Weight score (%) Assessment tools Date
Quiz and Homework 15 quiz, assignment 25 Jun 2026 - 15 Oct 2026
Mini Project Assignment. 15 Demo and Presentation project. 03 Sep 2026 - 06 Nov 2026
Midterm exam 35 midterm examination
Final exam 35 final examination 29 Oct 2026

หมายเหตุ - ลำดับเนื้อหาจะมีการปรับเปลี่ยนตามความเหมาะสม